Micron เผยแผน DRAM รุ่นใหม่ ใช้ wafer bonding และ High-NA EUV หลังเลิกดีไซน์ 4F2

Micron เพิ่งเปิดเผยแผนเทคโนโลยี DRAM รุ่นใหม่ หลังตัดดีไซน์ 4F2 memory cell ออกจากโรดแมปไปแล้ว บริษัทต้องหาวิธีสเกลชิปความจำแบบใหม่ เพื่อให้ทันคู่แข่งที่วางแผนย่อขนาด transistor ใน DRAM ให้เล็กลงไปอีกช่วงปลายทศวรรษนี้

Scott DeBoer ประธานและ Chief Technology and Products Officer ของ Micron บอกในงานอีเวนต์ของบริษัทสัปดาห์นี้ว่า DRAM กำลังเข้าใกล้ขีดจำกัดระดับอะตอมแล้ว

ตอนนี้ DRAM กำลังเข้าใกล้ขีดจำกัดระดับอะตอมแล้ว แม้เรายังมั่นใจว่าจะมี planar node ได้อีกหลายรุ่น แต่เราให้ความสำคัญมากกับการนำ 3D DRAM มาใช้ในช่วงเวลาที่เหมาะสมที่สุดทั้งด้านต้นทุนและประสิทธิภาพ

ตอนนี้ 1γ ซึ่งเป็น process ปัจจุบันผลิตจำนวนมากอยู่แล้ว ส่วน 1δ รุ่นต่อไปจะเข้าสู่การผลิตจำนวนมากในครึ่งหลังปี 2027 เพิ่ม bit density ได้ราวกลางๆ 20% และออกแบบมาให้เหมาะกับหน่วยความจำ AI อย่าง HBM5 หลังจากนั้น Micron จะนำ wafer bonding มาใช้กับ process 1ε ที่กำลังพัฒนาอยู่ แต่ยังไม่เปิดเผยรายละเอียดว่าจะทำ wafer bonding อย่างไรหรือให้ผลลัพธ์อะไรบ้าง ส่วนรุ่นถัดไปคือ ζÅ และ ηÅ จะเปลี่ยนไปใช้ High-NA EUV lithography และวัสดุใหม่เพื่อย่อขนาดเซลล์ DRAM ต่อไป

ที่น่าสนใจคือ Micron กำลังพัฒนาหน่วยความจำแบบใหม่ชื่อ vertical HBM (vHBM) และ vertical edge inference memory (vEIM) ซึ่งจะวางซ้อนอยู่บนตัวโปรเซสเซอร์โดยตรง ไม่ใช่วางไว้ข้างๆ แบบ HBM ทั่วไป วิธีนี้ช่วยลด latency และเพิ่ม bandwidth ได้มากเพราะเส้นทางเชื่อมต่อสั้นลง แต่ก็สร้างปัญหาด้านความร้อนตามมา โดย vEIM รุ่นแรกตั้งเป้า bandwidth ไว้ที่ 2 TB/s เน้นใช้กับงาน edge AI ที่ต้องประหยัดพลังงาน เช่น รถยนต์ไร้คนขับและหุ่นยนต์

Micron ยังมีแผน 3D DRAM สองรุ่นคือ 3D1 และ 3D2 อยู่ในโรดแมป แต่ยังไม่เปิดเผยสถาปัตยกรรมหรือกำหนดเปิดตัว เพราะจะนำมาใช้จริงเมื่อคุ้มกว่า DRAM แบบ planar ทั้งด้านต้นทุน ความซับซ้อน และประสิทธิภาพ ส่วน vHBM, vEIM และ cHBM ก็ยังไม่มีกำหนดเข้าสู่การผลิตจริงเช่นกัน